Thoroughbred ブリッジ
CPUの定格はパッケージ表面の金色のブリッジで設定されています。これはジャンパーのようなもので、
黒い溝があればカットされた状態（= オープン）、なければ接続された状態（= クローズ）。
このページはThoroughbredコアのAthlon 2200+がベースとなっています。
Athlon [Paromino]、Duron [Morgan]及び、それ以前に発売されたプロセッサには適用できません。
Thoroughbredのブリッジ各ブリッジの機能は以下の通り。
ブリッジについてブリッジのID(番号)はデータシートにはない非公式なものです。 シングルドットのブリッジまたは、ブリッジ脇の小さな金色の三角マークに近いほうからID0、ID1...とすれば データシートとのIDの整合性も良いことから、ブリッジIDはこちらでこのルールによって割り付けました。 また、その機能もこちらで推測したものでありデータシートにはありません。 ブリッジはCPU裏側のピンとも密接に関係しており、ブリッジを読むことがマザーを改造する場合の重要な情報となるため掲載しています。ブリッジの加工は内部パターンの切断、または近接するブリッジとのショートを起こす可能性があります。またCPUの信頼性を低下させることにつながりかねませんから、ブリッジの直接加工以外に方法がない場合を除き、基本的にその加工はお勧めできません。 L1ブリッジ [ BP_FIDピン有効 ]倍率変更機能のあるマザーで実際に倍率を変えるには、このL1ブリッジがすべてクローズ（接続された状態）になっている必要があります。あとはマザーの倍率変更回路によって倍率を変えられますから、通常のマザーでは、倍率を変えるためにこれ以外のブリッジ設定を確認する必要はありません。 L1ブリッジがすべてクローズになっていないと倍率変更ができないのは、倍率を決定するCPU表面のL3ブリッジと、倍率を強制変更するためのCPU裏面のBP_FIDピン5本が、L1ブリッジ5つによってパッケージ内部で接続されているためです。 図はクローズ加工後の状態でがL1はクローズのまま出荷されているため、この作業は不要です。 
しかし...残念なことに、起動倍率がロックされたアスロンでは、起動倍率を決定するL3ブリッジが機能しなくなったようで、L1は接続されているにもかかわらず倍率の変更ができなくなっています。 L2ブリッジ Level2 cache設定
L9はすべてオープンです、しかしこのブリッジ自体はL2の認識に関係ありません。
Applebred同じコアを使っているApplebredのDuronでは、L2ブリッジの設定がThoroughbredとの決定的な違いと考えています。
Duronでは通常L2[3]がオープンになっており、L2キャッシュは64kとして認識されます。
： = Open（コア内部のプルアップ回路により、論理H）
L2全クローズで256Kに認識させたら...と誰もが思いつくわけですが、L2 Cacheが正常に動作する製品を、あえて64Kに制限して出荷した...とは限りませんから、復活させたとしてもL2の定格動作は難しいかもしれません。それでも販売上の都合で単にL2を縮小してあるという可能性もありますから、もし試すとすればPrime95のTorture Testで熱ストレスを加えてみる、とどうなるか...でしょう。 L3ブリッジ [ 起動倍率設定 ]サラブレッドの起動倍率を決定する重要なブリッジです。パロミノで使われたL10,L4は削除され、その設定は『新L3ブリッジ』に統合されたと見ることができます。 
従来のL10に相当するのが、L3-FID 4 (赤で囲まれた部分)で、 マザーボードの倍率変更機能を使って倍率を5.0X〜12.5Xに変える場合、L3-FID 4ブリッジがクローズになっている必要があります。
L3-FIDブリッジ：パロミノコア以降のCPUでは、FIDブリッジは削除され存在しませんが、FIDpinへの信号はL3をベースとして生成されていることから、こちらではこのように書いています。 12.5xを挟んだ倍率変更（例えば12xから14Xへ）をサポートしているマザーも存在します（Abit NF7シリーズなど）。この場合はL3-FID 4の状態にかかわらず倍率が変更可能ですから、このブリッジの加工は不要です。 現状では入手できるほとんどのCPUは起動倍率がロックされています。これらのアスロンではL3ブリッジは機能しないことがわかっています。詳しくは Guide : 倍率ロックのページを参照してください。 L3ブリッジ設定表 FSB:133版倍率変更機能のないマザーで、ブリッジ加工によって倍率を変更しなければならない場合は次の表のように設定します。
[ C=クローズ（論理0）、：=オープン（論理1）] [Paromino]、[T-bird]では19X以上の倍率が未定義となっていましたが、サラブレッド（2100+,CPUID=681）によるテストでは、19x〜24xまでのすべての倍率での動作が確認できました。 ブリッジの確認で、Mobile Athlon XPの起動倍率は2種類あることがわかっています、定格FSBが100の製品ではこれまで通り５xですが、定格FSBが133の製品では６xとなっています。 L5ブリッジ [ 動作モード ]L5の各ブリッジが動作モード（プロダクトIDと呼ぶべきかもしれないが）の設定をしているようです。Palominoの設定と同じと考えてよさそうに思えますが、モバイル版はL5[2]による設定に替わっています。 
L5ブリッジの設定
Mobile CPUの L5[3] はMPと同じですから、そのままでDual用のCPUとして認識できるようです。 注意：L5ブリッジの変更についてCPUがどの製品であるかという認識は、このL５ブリッジの設定によって決まるようです。 モバイル版をデスクトップ版に、またXPをMPとして認識させることができるようです。 モバイル版のCPUを使った場合に、なんらかの問題がおきる場合、このブリッジをMPと同様にすることで回避できる可能性があります。しかし起動倍率が5Xや6Xとなる問題は、モバイル版の仕様でありL3ブリッジの設定によるものですから、このブリッジでは解決できません。 このブリッジ加工によって、他の製品として認識できた場合でも、きちんと動作するかどうかとは別のことですから、注意が必要です。 モバイル版のCPUをXPとして認識させても、それほど問題が起きるとは思えませんが、XPをMPとして認識させDUAL動作をさせようとした場合は微妙です。MPはXPより検査の基準がより厳しいかもしれませんから正常動作しない場合も考えられます。この時、その原因がCPU自体によるものなのか、加工や組み立てなど、それ以外の原因なのかの判断が非常に難しくなります。したがってトラブルが起きた場合に原因を特定できる自信がある方以外、この加工はしないほうが良いでしょう。 当然のことながら、信頼性を第一に考えればDUALにはMPを使うことをお勧めします。 L6ブリッジ SFID [ モバイル版用、定格倍率 ]デスクトップ版のCPUではL6はすべてクローズとなっており使われていません。 L6はモバイル版CPU専用のFIDブリッジのようなもので、定格倍率がセットされています。しかし通常のデスクトップ用マザーでは、このブリッジを変更したとしても倍率に影響はありません。このブリッジはPowerNow! などのソフトウエアからモバイルCPUの定格倍率を取得する場合に使われているようです。 ただしモバイル版CPUを使った時に、5xや6xでなく本来の定格倍率（たとえばAXMH1900FLQ3Cなら12.0x）で起動するマザーボードも存在します。このようなマザーボードではモバイル版CPU対策のためか、このL6ブリッジを参照して起動しているようです。このためマザーに倍率変更回路があったとしても結果的に無効となってしまいます。このタイプのマザーで倍率を変更するには、L5ブリッジの加工によりMPかXPと同じ状態にすれば、BIOSはAthlon MPあるいはXPと認識し、L3の設定通り5Xか6Xで起動するはずです。また、この状態になればマザーの倍率変更機能が使えるようになるはずです。
さらにこのタイプのマザーで倍率変更回路がない場合は、このL6加工によって倍率を設定できるはずですが、それよりL5ブリッジの加工によりデスクトップ版のCPUとして認識させ、倍率変更スイッチを取り付たほうが便利です。 従来はこのブリッジをFID-Mobileとしていましたが、より簡略化してSFIDと書くことにし修正しました。 
ブリッジと倍率との対応はL3ブリッジと基本的に同一です。 L8ブリッジ SVID (SOFT VID) [ モバイル版用、最大コア電圧 ]デスクトップ版のCPUではL8はすべてクローズとなっており使われていません。 モバイル版のCPUではL8はL11ブリッジと同じ設定になっていますが、このブリッジを変えたとしても、通常のマザーボードでは単に無視され何も変わらないはずです。 モバイル用のマザーボードでは、CPUのVIDピン出力の他に、ソフトウエアによってコア電圧が変更可能なSOFT-VIDピン出力（SVID）も使用します。
これは、起動後にマザーボードのVID入力を通常のVIDピンからSVIDピンに切り替えることで、ソフトウエアからコア電圧の変更を可能にし、低消費電力を実現するためです。
L11ブリッジ VID [ コア電圧設定 ]L11はコア電圧を設定しています。 Athlon XP-MではさらにL8も同じ設定になっていますが、これはモバイル版専用のSOFT-VID用ブリッジのようで、通常のマザーでは無視されるはずです。 ブリッジとVIDの対応は左からID 4, 3, 2, 1, 0となっています、通常特定のブリッジを指す場合、たとえばID 4を指定する場合はVID[4]と、VID全体をまとめて指す場合はVID[4:0]という書き方をします。
ブリッジからコア電圧を確認する場合、モバイル版CPUではMobileの欄の値を読みます、 しかし通常のマザーでは、たとえモバイル版CPUを使った時でも常にDesktop版のVIDとみなしてコア電圧が生成されるため、モバイル版のコア電圧定格が1.30VのCPUでも、1.50Vのコア電圧として認識されることになります。
C がブリッジクローズ、論理0、該当するVIDピンはGND(0V) L12ブリッジ FSBセンスピン設定 (FSB自動認識対応マザーのみ有効)
通常はこのブリッジは無視してかまいません。しかし一部のマザーではFSBの自動認識にL12が使われているようです。FSBがジャンパーなどで強制的に変更できない仕様になっているマザーでは、このブリッジを検知してFSBを強制設定しているかもしれません。（例、GIGABYTE GA-7VAXP Ultra）
ブリッジの加工についてBarton/ブリッジの加工についてを参照してください reference
作成 2002/06/21 |
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
L2ブリッジは、