Athlon XP 180nm [ コードネーム Palomino ]

Palominoのコードネームで開発された、製造プロセス0.18μmのコアを搭載したCPU

  1. 起動倍率:倍率はどのようにして設定されているのか、またそれを変えるにはどうするのか。
  2. コア電圧:コア電圧の設定方法と、モバイル版、デスクトップ版CPUでのVID定義の違い。
  3. ブリッジ:定格設定に使われるCPU表面の金色のブリッジ、そこから基本的な情報が読み取れる。
  4. 裏 技?:ハンダ付けナシの倍率変更、マザー裏のCPUピンのショートを考えたが.....。
  5. L2詳細:Level2 cacheサイズを変更するテスト。

公開:2001/12/20 最終更新:2002/07/01

Duron [Spitfire], Athlon [Thunderbird]には、あてはまりません、[ T-bird, Spitfire ] のページを参照してください。
またより新しいサラブレッドコアのプロセッサの場合は[ Thoroughbred ] のページを参照してください。

かならずお読みください:改造について


Athlon Palomino 起動倍率

倍率はどのようにして設定されているのか、またその倍率を変えるにはどうするのか。

このページはPalominoコアのMobile Athlon4-900MHzがベースとなっています。
Athlon XP,Athlon MP [Paromino], Duron [Morgan] にも適用できます。
Duron [Spitfire], Athlon [Thunderbird]には、あてはまりません。

Mobile Athlon4 [ AHM 0900 AVS3B ]

モバイルアスロン4を使ってみて、その発熱の少なさにほっとしました。低いコア電圧を採用していることが効いているようです。 これをデスクトップ用のCPUとして使う場合、モバイルCPUは通常、5Xとして起動しますから、なんらかの対策が必要です。 ということで倍率設定に関することから...。


Palominoコアを採用したプロセッサの起動倍率は、CPU表面のブリッジL10、L4、L3で決められているようです。

このブリッジはID 1つに対し2個が接続され、1kの抵抗を通して一方が0Vに、もう一方がVCC_COREに接続されています。
さらに、どちらか一方のブリッジがカットされ、クローズ側のブリッジが0VかVCC_COREかのどちらに接続されている状態なのかを、コア内部の回路がIDとして参照することで、デフォルト倍率を設定しているようです。


最も大きな変更点はFID信号で、いままでのThunderbirdコアなどでは、FIDピンにL6ブリッジの状態(0Vかオープン)が直接出力されていましたが、 Athlon4ではL10、L4、L3の値をコア内部の倍率コントロール回路が参照し、ドライバーを通して間接的にのFIDを出力していると思われる点です。
これによりFIDは自動設定されるため、FIDブリッジは不要になったようです。

デスクトップ版のAthlon MP, Athlon XPでは当然ですが定格倍率で起動します、FSBが133Mhz、コア電圧は1.75Vとなりますが、それ以外はモバイル版と同じです。

Palominoコアのデフォルト倍率設定回路(推定)

Multiplier control

図でBP_FIDの横に記入してある倍率の意味は、L4,L3ブリッジがVCC_COREに接続されているときを倍率有効と考えると、動作倍率=有効倍率+3として求められます。 (ただしBP_FID 4,3,2ともにGNDに接続されている場合は、11+有効倍率の合計、ただしL10=GND)

オーバークロックに必須のBP_FIDピンは、L1を通ってL10、L4、L3に内部接続されています。 ここで、このピンにスイッチ(以下SW)などを付加し、電流を流すことでブリッジ電圧を変化させ、 CPUコアにブリッジ接続が変わったかのように認識させられれば、起動倍率を変えることができます。

L1ブリッジ

倍率を変えるにはこのブリッジがクローズ(接続された状態)になっている必要があります。

Athlon4 900ではクローズされていましたが、オープン(電気的に切り離された状態)の製品の場合、接続する必要があります

L1クローズ

セラミックパッケージの場合は、今迄どおり鉛筆や熱線補修材を使います。

プラスチック(オーガニック)パッケージの場合は、内部パターンとのショートを防ぐため、ブリッジの間の溝をボンドなどで埋めてからクローズする必要があると聞いています。


L4、L3ブリッジ

ThunderbirdコアのAthlonでも、デフォルト倍率はL4、L3ブリッジから参照していました。

この原理は変わっていませんが、Thunderbirdコアではとなりあう2つのブリッジを1組のIDとしていたのに対し、Palominoコアではそれがひとつおきになっています。

L10ブリッジ

ThunderbirdコアのAthlonとくらべると、IDが1つ増えて5bitとなったため、L10が追加されました。
このブリッジは、12.5X以下のCPUと13X以上のCPUでは、その設定がちょうど逆になっています。


ドライバー

電子的なスイッチのようなもの、と考えてください

VID

図のVIDパターンのカットは、コア電圧を設定できるように改造をする場合です、この改造をしない場合はカットする必要はありません。

FID

Thunderbirdコア版のオーバークロック改造では、マザーボード上でFIDパターンをカットしてから、手動のFID-SWを付ける必要がありました。

 基本的な倍率変更回路

今回のPalominoコアでは、FID信号には手を加える必要がありません。 そのためパターンカットはナシ、マザーごとの対応も不要という、たいへん改造に都合の良いことになっています。
DIPスイッチ2個と抵抗をユニバーサル基板などに半田付けして、BP_FID[3:0]V_COREGNDをマザーのソケット裏から配線すれば出来上がりです。 このときBP_FID bのDIP-SWは天地を逆に取り付けます。これで通常は2つのSWとも、倍率設定表に従って同一の方向にセットすれば済むことになります。

[ 設定方法 ]

  • C=SWを上(0v)
  • =SWを下(VCC_CORE)
  • BP_FID-4は使いません、無接続の状態で C と同等ですから、常時 Cとして設定表を見てください 。
  • CPUを定格倍率で動作させる時は、2つのSWともOFF(内側)にして、この回路を切り離した状態にしてください。
  • Thunderbird / Spitfireの倍率は、この回路だけでは変えられません。

定格倍率13X以上のCPU対策

定格倍率13X以上のCPUでは、AJ27ピンをジャンパ−などで、GNDレベルにすることで、5x〜12.5xの倍率設定が可能になるようです。この方法は倍率変更がサポートされているマザーでも12.5X以下の倍率に設定できない場合にも有効な方法です。 AJ27ピン接続例表示
13X以上のCPU対策を含む倍率変更回路→Palomino 5bit版

定格倍率12.5X以下のCPUでは、BP_FID 4に、なにも接続する必要はありません。 また、このピンを200オームでVCC_COREにプルアップした場合、コアの耐性に問題がなければ13X以上も設定可能のはずです。

倍率設定表
倍率FSB133BP_FID[4:0]Model#
5.0x 667MCC:CC -
5.5x 733MCC:C: -
6.0x 800MCC::C -
6.5x 867MCC::: -
7.0x 933MC:CCC -
7.5x1.00GC:CC: -
8.0x1.07GC:C:C -
8.5x1.13GC:C:: -
9.0x1.20GC::CC -
9.5x1.27GC::C: -
10.0x1.33GC:::C1500+
10.5x1.40GC::::1600+
11.0x1.47GCCCCC1700+
11.5x1.53GCCCC:1800+
12.0x1.60GCCC:C1900+
12.5x1.67GCCC::2000+
倍率FSB133BP_FID[4:0]Model#
13.0x1.73G:C:CC2100+
13.5x1.80G:C:C: -
14.0x1.87G:C::C -
*** - :C::: -
15.0x2.00G::CCC -
*** - ::CC: -
16.0x2.13G::C:C -
16.5x2.20G::C:: -
17.0x2.27G:::CC -
18.0x2.40G:::C: -
*** - ::::C -
*** - ::::: -
n/a - :CCCC -
*** - :CCC: -
n/a - :CC:C -
*** - :CC:: -

*** : 動作状況は不明
n/a : この設定での起動は不可

K7S5A

モバイル版のCPUを使った場合には、この改造をした場合でも起動倍率が変えられないマザーがあります。 モバイル版のCPUを自動認識して定格(Mobile Athlon4-900 なら900Mhz)で起動するマザーでは、起動後にBIOS側からL6ブリッジを倍率IDとして、倍率変更をしていると考えています。(K7S5Aで確認)。 この場合は、L6ブリッジ加工で倍率を変えることができます。

しかしこのタイプのマザーでも、デスクトップ版CPUではこのような問題は起きませんので、これを利用しL5ブリッジ加工で、AthlonMPやAthlonXPと誤認させれば、このスイッチによる改造方法や、例の下駄が使えるということがわかっています。

電流制限抵抗

サンダーバードコアの時は設定ミスの時、電源のショート防止を目的に50〜100オームを使っていました。

PalominoではBP_FIDピンに電圧を加えると、常時ある程度の電流が流れることがわかり、今回見直した結果、 少々高めの電流制限抵抗(200オーム)に変更しました。

こちらのテストでは50〜400オームの間で動作を確認してあります。


TEST

倍率変更確認

Chaintech 7SID OK

MSI K7Tpro2-A OK


モバイル版のCPUの場合
L5加工を併用する必要があるが

K7S5A OK

Athlon (Palomino) ピン配列

マザーボード裏から見たピン配列です、基本的には従来通りですが、BP_FID 4が追加されました。
今回の改造に直接関係あるのはBP_FIDピンのみで、スイッチからの配線はBP_FIDの3〜0番の黒丸に、V_COREは赤丸、GNDは青丸に接続します。


改造にあたっての注意点

基本的この改造はマザーを選ばないはずですが、マザー側に隠れた倍率変更回路が載っていた場合などは、マザー側の回路と干渉することも考えられますので、注意が必要です。また、この改造はPalomino(AthlonMP,AthlonXP)に対応したマザーのほうが、無難です。

マザーに倍率変更の機能がある場合には、このスイッチを付けないでください、なんらかの事情があってSWを付ける場合、マザー側の倍率設定を自動認識にしておけば、たぶん大丈夫かとは思いますが、各社の倍率変更機能を調べたわけではないので、マザーを損傷する可能性がないとはいえません。

CPUコアのデフォルト倍率設定回路について

Multiplier Control回路はBP_FIDに接続された部分の電圧レベルを見ているように感じますが、実際にはそう単純ではないようです。
BP_FIDピンになにも接続していない状態でのPin電圧が、0.01〜0.03V程度になっていることから、このピンをかなり低い入力インピーダンス(10オーム前後でプルダウンされている状態に似ている)にしている回路があるようです。
この状態ではMultiplier Control回路は電圧でブリッジの状態を判断することはできませんから、電流のレベルでブリッジの状態を判断しているか、 図のMultiplier Control回路への接続ポイントが違っているか、のどちらかと考えていますが、はっきりとしたことはわかりません。

この図はJohn Carcich氏のブリッジ解析を元にこちらで作成したものであり、あくまで推定です、AMDから公表されている資料ではないため、不確かな部分を含んでいます。

BP_FID 4

BP_FID 4(AJ27ピン)は他のBP_FID[3:0]ピンとインピーダンスが違っていることをAthlon4で確認しました、

AJ27pin テスト1 CPU : Duron1.3 GHz , Mother : Epox EP-8K7A

AJ27ピンをGNDに落とすことで5〜12.5倍に出来ました、AJ27ピンをV_COREに接続した場合、Auto設定の13倍は起動できるものの、マザーの倍率可変DipSWでは起動出来なかった。 御協力:Magnumさん。


data sources
AMD http://www.amd.com/
Mobile AMD Athlon 4 Processor Model 6 Data Sheet 24319.pdf
Mobile AMD Duron Processor Model 7 Data Sheet 24068.pdf
JOHN CARCICH'S HOME PAGE
Page 0 Final Decoding Palomino Bridges
Fab51BBS

この内容はWorkshopで2001/12/20から公開したものをまとめたものです、
掲示板上で、テスト結果や問題点の指摘をしていただいたみなさんに感謝致します。

改訂記録

2001/12/20 Workshopで公開

2002/02/24 再構成

2002/07/01 更新