Barton ブリッジ

CPUの定格は、パッケージ表面のブリッジで設定されています。これはジャンパーのようなもので、
黒い溝があればカットされた状態(= オープン)、なければ接続された状態(= クローズ)。

このページはBartonコアのAthlonがベースとなっていますがThortonも同様です、
また基本的にはThoroughbred及びApplebredと共通する内容になっています。
Athlon [Paromino]、Duron [Morgan]、及びそれ以前に発売されたプロセッサには適用できません。

Bartonのブリッジ

CPUパッケージ表面のブリッジの機能

  • L1:マザーの倍率変更機能有効(= クローズ)
  • L2,L9:Level2 Cache認識設定(Thortonでは別の設定)
  • L3:起動倍率設定
  • L5:動作モード設定(XP MP,XP-Mなど)
  • L6:SFID設定(モバイル版用、定格倍率)
  • L8:SVID設定(モバイル版用、定格電圧)
  • L11:コア電圧設定(V_CORE)
  • L12:FSBセンスピン設定
  • ブリッジのIDとその番号について
  • ブリッジの加工について

ブリッジについて

ブリッジのID(番号)はデータシートにはない非公式なものです。 ブリッジ脇の小さな金色の三角マークに近いほうからID0、ID1...とすれば データシートとのIDの整合性も良いことから、ブリッジIDはこのルールに従って、こちらで割り付けました。 もちろん、その機能もこちらで推測したものでありデータシートにはありません。

ブリッジはCPU裏側のピンとも密接に関係しており、ブリッジを読むことがマザーを改造する場合の重要な情報となるため掲載しています。ブリッジの加工は内部パターンの切断、または近接するブリッジとのショートを起こす可能性があります。またCPUの信頼性を低下させることにつながりかねませんから、ブリッジの直接加工以外に方法がない場合を除き、基本的にその加工はお勧めできません。


L1ブリッジ [ BP_FIDピン有効 ]

L1 倍率変更機能のあるマザーで実際に倍率を変えるには、このL1ブリッジがすべてクローズになっていることが必要ですが、サラブレッド・コア以降(バートン・コアの製品も)、すべてクローズで出荷されていますからL1はそのまま使用します。

L1ブリッジがすべてクローズになっていないと倍率が変更できないのは、倍率を決定するCPU表面のL3ブリッジと、倍率を強制変更するためのCPU裏面のBP_FIDピンが、L1ブリッジを通ってパッケージ内部で接続されているためです。

起動倍率がロックされたアスロンでは、このL3ブリッジが機能しなくなったようで、L1は接続されているにもかかわらず起動倍率の変更ができなくなっています。



L2ブリッジ Level2 cache設定

L9 L2ブリッジは、L2 cacheの認識をコントロールするための設定のようです。すべてクローズの状態がデフォルトで、そのまま使用します。

L9はすべてオープンです、しかしこのブリッジ自体はL2の認識に関係ありません
L2サイズを外部から設定できるようにする改造を行う場合のみ、必要になるブリッジです。


Athlon Barton L2ブリッジと製品名
OPNL2[3:0]L2 Cache製品名
AXDA2500DKV4DCCCC512kXP 2500+
AXMH2500FQQ4CCCCC512kXP-M 2500+

Thorton

同じBartonコアを使っている製品でも、ThortonではL2[0]または、L2[1]がオープンになっています。 この設定が通常のBartonとの決定的な違いであり、これによりThorton製品ではL2キャッシュが256kとして認識されます。
興味深いのは、オープン箇所が少なくとも2パターンあるということで、有効なキャッシュの領域を指定していると思われます。(もし、これ以外のパターンを見かけたら御連絡ください)

Athlon Thorton L2ブリッジと製品名
OPNL2[3:0]L2 Cache製品名
AXDC2400DKV3C
AQXEA 0337 TPMW
CCC:256kAthlon XP
AXDC2000DUT3C
AQXCA 0321 MPMW
CC:C256kAthlon XP

= Open(コア内部のプルアップ回路により、論理H
C = Closed(CPUパッケージ上の1Kプルダウン抵抗により、論理L

L2クローズで512Kに認識させたら...と思いつくわけです。しかし、L2をすべてクローズの状態にすれば512Kとして認識できる可能性は高いのですが、この方法でL2を復活させたとしてもL2の定格動作は難しいかもしれません。 定格でL2 Cacheが512Kで正常に動作する製品を、あえて256KのAthlonとして出荷した...とは考えにくいからです。もし試すとすればPrime95のTorture Testで熱ストレスを加えてみるとどうなるか...ですが、このテストをクリアすればキャッシュが完全だ、とも言い切れないでしょうから、信頼性を考えれると加工はお勧めできません。
関連記事→Palomino L2 Cacheを参照。



L3ブリッジ [ 起動倍率設定 ]

L3は起動倍率を決定するブリッジです。

L3

図でで囲まれたL3-FID 4がオープンの場合は、倍率が13X以上であり、 マザーボードが5bitの倍率変更機能を持っていないと倍率が変更できません。 強制的に5.0X〜12.5Xに倍率を変えたい場合は、このL3_FID4ブリッジをクローズにするかBP_FID 4pinを使います。 詳細→動作倍率/BP_FID 4pin

  • L3-FID 4をクローズ:5X〜12.5X
  • L3-FID 4がオープン:13X〜24X

12.5xを挟んだ倍率変更(例えば12xから14Xへ)をサポートしているマザーも存在します。この場合はL3-FID 4の状態にかかわらず倍率が変更可能です。

現状では入手できるほとんどのCPUは起動倍率がロックされています。これらのアスロンではL3ブリッジは機能しないことがわかっています。詳しくは Guide : 倍率固定?のページを参照してください。


L3ブリッジ設定表 FSB:167版

CPUの倍率はL3ブリッジによって以下のように設定されています。

倍率Clock
(FSB167)
L3[4:0]Model#
5.0x 833CC:CCM_100*
5.5x 917CC:C: -
6.0x1000CC::CM_133*
6.5x1083CC::: -
7.0x1167C:CCC -
7.5x1250C:CC: -
8.0x1333C:C:C -
8.5x1417C:C:: -
9.0x1500C::CC -
9.5x1583C::C: -
10.0x1667C:::C -
10.5x1750
2100*
C:::: -
3000+
11.0x1833
2200*
CCCCC2500+
3200+
11.5x1917CCCC:2600+
12.0x2000CCC:C -
12.5x2083CCC::2800+
倍率Clock
(FSB167)
L3[4:0]Model#
13.0x2167:C:CC3000+
13.5x2250:C:C: -
14.0x2333:C::C -
21.0x - :C::: -
15.0x2500::CCC -
22.0x - ::CC: -
16.0x2667::C:C -
16.5x2750::C:: -
17.0x2833:::CC -
18.0x3000:::C: -
23.0x - ::::C -
24.0x -
-
::::: -
-
n/a x
x
:CCCC x
19.0x - :CCC: -
n/a x :CC:C x
20.0x - :CC:: -

[ C=クローズ(論理0)、=オープン(論理1)]
Clockの欄の*はFSBが200の製品
M_100*:モバイル版でFSBが100の製品の起動倍率
M_133*:モバイル版でFSBが133の製品の起動倍率(例:Mobile Athlon XP-M 2500+)
n/a:この設定での起動は不可

ブリッジ加工によって13X以上のブリッジ設定にした場合、動作できない可能性もありますから、可能であればこの加工をせずに倍率変更回路を取り付けることをお勧めします。詳細→動作倍率/倍率変更回路

サラブレッド以降のコアでは19X以上の倍率が使えますが、[Paromino]、[T-bird]では未定義となっています。


L5ブリッジ [ 動作モード ]

CPUがXPやMPなどの、どの製品であるかという認識は、このブリッジ設定によって決まります。
CPUコアはXP,MP,Mobileの各機能をすべて備えていて、L5ブリッジにより、これらの機能を有効にするかどうかを設定し、製品によって 動作モードを切り替えて出荷されていると考えることもできます。 このためブリッジを加工することにより、モバイル版をデスクトップ版に、またXPをMPとして認識させることもできるようです。


L5ブリッジの設定

L5 [3] クローズ : MP 動作有効
L5 [2] クローズ : モバイル 動作有効
L5 [1] オープン : SFIDL6で認識(デフォルト)
L5 [0] クローズ : SVIDL8で認識(デフォルト)


L5ブリッジと製品ブランドとの関係
OPNL5ブランド備考
[3][2][1][0]
AXDA1700DLT3C:::CAthlon XPXP1700+ (T-bred)
AXDA3200DKV4EXP3200+ (Barton)
SDA2400DUT3DC::CSempronSempron2400+ (T-bred)
SDA3000DUT4DSempron3000+ (Barton)
AMSN2200DKT3CC::CAthlon MPMP2200+ (T-bred)
AMSN2800DUT4CMP2800+ (Barton)
AXMS1400FWS3BCC:CAthlon XP-MXP-M1400+ (T-bred)
AXMH2500FQQ4CXP-M2500+ (Barton)
ANXS1750FXC3SCC:CGeode NXNX1750 (T-bred)
ANXL1500FGC3SNX1500 (T-bred)

T-bred* = Thoroughbred
Mobile CPUの L5[3] はMPと同じですから、そのままでDual用のCPUとして認識できるようです。


注意:L5ブリッジの変更について

このブリッジ加工によって、他の製品として認識させることができます。 モバイル版のCPUをXPとして認識、またはその逆も、それほど問題が起きるとは思えません。 しかしXPをMPとして認識させDUAL動作をさせようとした場合は、正常動作をしない場合も考えられます。 MPはXPより検査の基準がより厳しいかもしれません、また最大消費電力は60W迄として出荷されていますから、マザーボードの供給電力(VRM)にも注意が必要のようです。信頼性を第一に考えればDUALにはMPを使うことをお勧めします。


L6ブリッジ SFID [ モバイル版用、定格倍率 ]

デスクトップ版のCPUではL6はすべてクローズとなっており使われていません。

L6はモバイル版CPU専用のFIDブリッジのようなもので、定格倍率がセットされています。しかし通常のデスクトップ用マザーでは、このブリッジを変更したとしても倍率に影響はありません。このブリッジはPowerNow! などのソフトウエアからモバイルCPUの定格倍率を取得する場合に使われているようです。

ただしモバイル版CPUを使った時に、5xや6xでなく本来の定格倍率(たとえばAXMH1900FLQ3Cなら12.0x)で起動するマザーボードも存在します。このようなマザーボードではモバイル版CPU対策のためか、このL6ブリッジを参照して起動しているようです。このためマザーに倍率変更回路があったとしても結果的に無効となってしまいます。このタイプのマザーで倍率を変更するには、L5ブリッジの加工によりMPかXPと同じ状態にすれば、BIOSはAthlon MPあるいはXPと認識し、L3の設定通り5Xか6Xで起動するはずです。また、この状態になればマザーの倍率変更機能が使えるようになるはずです。

その後、CrystalCPUIDの倍率変更機能のサポートにより状況が一変し、これらのマザーボードでもモバイル版CPUを使えばソフトウエアによって倍率が変更できることがわかっています。参照→ Tips : 倍率変更

従来はこのブリッジをFID-Mobileとしていましたが、より簡略化してSFIDと書くことにし修正しました。

L6
倍率Clock
FSB133
Clock
FSB167
L6[4:0]Model#
5.0x 667 833CC:CC -
5.5x 733 917CC:C: -
6.0x 8001000CC::C -
6.5x 8671083CC::: -
7.0x 9331167C:CCC -
7.5x10001250C:CC: -
8.0x10671333C:C:C -
8.5x11331417C:C:: -
9.0x12001500C::CC -
9.5x12671583C::C: -
10.0x13331667C:::C -
10.5x14001750C:::: -
11.0x14671833CCCCC -
11.5x15331917CCCC:*1800FVQ3C
12.0x16002000CCC:C*1900FLQ3C
12.5x16672083CCC::*2000FLQ3C
倍率Clock
FSB133
Clock
FSB167
L6[4:0]Model#
13.0x17332167:C:CC -
13.5x18002250:C:C:2400FQQ4C
14.0x18672333:C::C2500FQQ4C
21.0x - - :C::: -
15.0x20002500::CCC -
22.0x - - ::CC: -
16.0x21332667::C:C -
16.5x22002750::C:: -
17.0x22672833:::CC -
18.0x24003000:::C: -
23.0x - - ::::C -
24.0x - - ::::: -
3.0x 400 500 :CCCC x
19.0x - - :CCC: -
4.0x 533 667 :CC:C x
20.0x - - :CC:: -

ブリッジと倍率との対応はL3ブリッジと同一です。
Model#の欄の「*」印はThoroughbredコアのMobile Athlon XP-M(FSB133)を示す。


L8ブリッジ SVID (SOFT VID) [ モバイル版用、最大コア電圧 ]

L8 L11

デスクトップ版のCPUではL8はすべてクローズとなっており使われていません。

モバイル版のCPUではL8はL11ブリッジと同じ設定になっていますが、このブリッジを変えたとしても、通常のマザーボードでは単に無視され何も変わらないはずです。

モバイル用のマザーボードでは、CPUのVIDピン出力の他に、ソフトウエアによってコア電圧が変更可能なSOFT-VIDピン出力(SVID)も使用します。 これは、起動後にマザーボードのVID入力を通常のVIDピンからSVIDピンに切り替えることで、ソフトウエアからコア電圧の変更を可能にし、低消費電力を実現するためです。
L8ブリッジはこの時の定格電圧の取得に使われ、SVIDの最大値がセットされているようです。


L11ブリッジ VID [ コア電圧設定 ]

L11はコア電圧を設定しています。
詳細コア電圧 / L11

ブリッジとVIDの対応は左からID 4, 3, 2, 1, 0となっています、この順番のとき、VID全体をまとめて指す場合はVID[4:0]という書き方をします、また特定のブリッジを指す場合、たとえばID 4を指定する場合はVID[4]と書いています。

L11
Athlon XP-M(Mobile Athlon XP)ではさらにL8も同じ設定になっているはずですが、これはモバイル版専用のSOFT-VID用ブリッジのようで、通常のマザーでは無視されるはずです。


ブリッジからコア電圧を確認する場合、Athlon XPやMPはDesktopの欄を、モバイル版CPUではMobileの欄の値を読みます、 しかし通常のマザーでは、たとえモバイル版CPUを使った時でも、常にDesktop版のVIDとみなしてコア電圧が生成されるため、モバイル版のコア電圧が定格1.30VのCPUでも、1.50Vのコア電圧として認識されることになります。

Athlon VID Code 1
VIDVCC_CORE (V)
[4:0]DesktopMobile
CCCCC1.8502.000
CCCC:1.8251.950
CCC:C1.800(N)1.900
CCC::1.7751.850
CC:CC1.750(M)1.800
CC:C:1.7251.750
CC::C1.700(P)1.700
CC:::1.6751.650
C:CCC1.650(K)1.600
C:CC:1.6251.550
C:C:C1.600(U)1.500(L)
C:C::1.5751.450(Q)
C::CC1.550(H)1.400(V)
C::C:1.5251.350(J)
C:::C1.500(L)1.300(W)
C::::1.475Shutdown
Athlon VID Code 2
VIDVCC_CORE (V)
[4:0]DesktopMobile
:CCCC1.4501.275
:CCC:1.4251.250(X)
:CC:C1.4001.225
:CC::1.3751.200(T)
:C:CC1.3501.175
:C:C:1.3251.150(C)
:C::C1.3001.125
:C:::1.2751.100(Y)
::CCC1.2501.075
::CC:1.2251.050
::C:C1.2001.025
::C::1.1751.000
:::CC1.1500.975
:::C:1.1250.950
::::C1.1000.925
:::::No CPUShutdown

C がブリッジクローズ、論理0、該当するVIDピンはGND(0V)
: がブリッジオープン、論理1、該当するVIDピンはオープン


L12ブリッジ FSBセンスピン設定 (FSB自動認識対応マザーのみ有効)

FSBの設定はマザーボードのBIOSかジャンパによって設定される場合が多いので、通常はこのブリッジは無視してかまいません。 しかし一部のマザーではFSBの認識にL12による自動認識が使われているようです。FSBがジャンパーなどで強制的に変更できない仕様になっているマザーでは、このブリッジを検知してFSBを強制設定しているようです。(例、GIGABYTE GA-7VAXP Ultra)
この場合にはL12ブリッジを変更することで、デフォルトのFSB設定を変えることができるはずです。ただしFSB_Sense Pinの電圧を外部からSWなどで変更したほうがよりスマートです。FSB/FSB_Sense Pin

L12


左から L12 [ 3,2,1,0 ] とした時の各ブリッジの設定

L12 [3] :クローズ(デフォルト)
L12 [2] :FSB_Sense[1]
L12 [1] :クローズ(デフォルト)
L12 [0] :FSB_Sense[0]


OPNL12[3:0]FSB 備考
AXMD1600FQQ3BC:C:100 MHzT-bred -Mobile
AXDA1700DLT3CC:C:133 MHzT-bred XP
AXDC2400DKV3CC:C:133 MHzThorton
AXMH2500FQQ4CC:CC133 MHzBarton -Mobile
AXDA2500DKV4DCCC:167 MHzBarton XP
SDA3000DUT4DCCC:167 MHzBarton Sempron
AXDA3200DKV4ECCCC200 MHzBarton XP
: = open (logic level of 1)  C = closed (logic level of 0)

FSB100と133は同じ指定になっていますのでこの判定がどうなっているか微妙です、従来Reservedとしていた設定がMobile版ではFSB133の指定として使われていることがわかり改訂しました。(Hiroshiさん指摘ありがとう)
また、L12[3]及びL12[1]はすべてクローズとなっていますが、機能は未解明。


ブリッジのIDとその番号について

ブリッジを説明するとき、ブリッジ全体を指す場合はL11などと書けば済みますが、その中の1つだけを指す場合はブリッジに番号を付けないと不便です。こちらではブリッジの金色の▲印から順に0,1,2...とID番号を割り付けることにしています。 これで、この図のL11の一番左のブリッジを指すにはL11[4]とか、このブリッジのように機能が特定できている場合はL11-VID4とか書くことができます。

ブリッジの状態を書く場合にもL11[4] クローズとかL11[4]-Cと書けますが... ブリッジ全体の状態を書く場合に、これを何回も書くのは煩雑なので、L11[4:0]とまとめて書くことにしています。 これは、左から順にID番号が4から0まで並んでいることを示し、この図の状態を↓
 L11[4:0]-COCOO と表すことができます。

現行CPUの実際のブリッジは、金色の点ではなく、この図でグレーになっている部分です。
また、この説明ではブリッジの状態をC(クローズ),O(オープン)で表していますが、 こちらでは表で使う場合などにCOとが判別しにくくなるため、Cのかわりにで代用しています。 ただし、表示方法を工夫しないとは読みにくくなりますから、BBSなどではより一般的な、Oを使ったほうが見やすいかもしれません。


AMDのデータシートでのID表記

AMDのデータシートでは、特定のIDとその値を表す場合 ID[2]-0と書かれていればIDの2番の値が、論理0ということを示しています。 値が複数あるIDでは、これらをまとめてID[4:0]-01011などと書かれています。 これはID[4:0]が、ID4番から0番までの値を左から順に並べることを示し、 その論理値が0,1,0,1,1ということです。 .....つまり↓

ID [一番左のID番号 : 一番右のID番号 ] - 一番左の値・・・一番右の値

通常ID番号はIDの大きな数字を左側にすることが多いようですが、逆にIDの小さな順に左から並べる場合は、ID[0:4]のように書きます。

お気付きとは思いますが、ブリッジのIDの書き方もこれに似せた書き方にしています。


ブリッジの加工について(2004/01/07 改訂)

ブリッジの役割がよく理解出来ない場合には加工は避けたほうが無難です。またこちらではCPUの動作に支障が出ることも考えられることから、基本的にブリッジ加工自体をお勧めしていません。 しかし、ブリッジ加工以外では解決できない問題もあり、やむおえず加工する時には以下に注意されたほうが良いでしょう。

カットはカッターなどで浅く切るだけですが、深く切り過ぎると内部パターンに影響しないとも限りません、また再接続は困難なはずですから慎重に作業されたほうが良いでしょう。クローズは2つの方法がありますがパッケージに応じて適切な方法を選択します。

2種類のクローズ方法
絶縁+クローズ
オーガニック・パッケージのCPUでは、切断されているブリッジをクローズ(接続)する場合、ブリッジを切断している溝の奥のGNDパターンとのショートを防ぐため、この溝をボンドなどで埋めて絶縁してからクローズするというのが基本的な考え方です。
直接クローズ
溝を絶縁体で埋めずに、そのままクローズしても問題がない場合もあります。 これはL5ブリッジなどでのクローズは結果的にブリッジをGNDに接続する作業であり、溝を絶縁しないまま溝をコンダクティブペンなどの導電材料で埋め、ブリッジの切断面を溝の奥にあるGNDパターンとショートさせてしまっても理論上問題がないからです。
この方法は、ブリッジの断面が小さいため難しいかもしれません。溝の中のゴミを掃除してから、余計な所にコンダクティブペンなどが付着しないようにマスキングした後、導電材料を『ぼってりとたらす』というのも一つの方法だそうです。 また、こちらではこれを単に『溝埋め』と書いている場合もあります。
ブリッジのクローズ方法の使い分け
旧 パッケージ(表面が均質な従来のタイプ)
『絶縁+クローズ』が基本となります、ただしL5、L6、L8、L11では特に絶縁する必要もないので『直接クローズ』を使った方が楽です。その他のブリッジについても、制限事項に注意すれば直接クローズしても問題ないようです。
ただし、表面に薄い樹脂の皮膜がある光沢のあるCPUパッケージも存在します。このパッケージでは『絶縁+クローズ』をする場合、『ブリッジの金色の点の上を針で突くなどして、この皮膜を剥がさないと導通しない』ということがわかっています。光沢のないCPUパッケージではこのようなことはないようです。
新 パッケージ(表面に配線が透けて見えるタイプ)
パッケージ表面のブリッジは露出していないようなので、『絶縁+クローズ』の方法では、それをつなぐという作業自体が困難です。したがって、このパッケージでは『直接クローズ』が中心になりますが、機能が制限される場合がありますから注意が必要です。 ブリッジ部分には金色の点がありますが、これはブリッジではなく、この点の内側の暗い色の部分がブリッジのようです(未確認)。
デフォルト クローズブリッジをクローズ加工した場合
L#機能GNDとの
接続状態
絶縁+クローズ 直接クローズ クローズ方法の違いによる制限
新、旧
L1L3とBP_FID pinとの中継ナシ---クローズのまま出荷されているため、現状では加工の必要はない。
L2Level2 cache設定1k抵抗困難最適可(注)注:L2_control pinでキャッシュの認識をコントロールしないなら問題ない。
L3起動倍率1k抵抗困難最適可(注)注:マザーボードの倍率変更機能を使わないなら問題ない、もし使うと倍率関連回路を損傷する可能性がある。最近のCPUではL3自体が機能しない
L5動作モード直結 - - 最適製品自体の認識が変わる重要なブリッジだけに、変更は慎重に。
L6FID -Mobile
定格倍率
直結 - - 最適モバイルモードの時だけ認識可能。
Crystal CPUIDのOriginal Maltiplierの取得につかわれている。
L8SOFT VID
最大コア電圧
直結 - - 最適モバイルモードの時だけ認識可能。
通常のマザーボードではこのブリッジが実際のV_COREに反映されることはない。
L9L2とL2_control pinとの中継ナシ困難最適不可(注)注:L2ブリッジとL2_control pinとの中継が不能になるのと、L2ブリッジの認識に影響が出る。
L11VID
起動コア電圧
直結 - - 最適特に支障はないが、コアの発熱増に直結するので注意が必要。
L12FSBセンスピン設定1k抵抗困難最適未確認(注)注:とりあえず支障はなさそうだが...。

新、旧 とはそれぞれ新パッケージ、旧パッケージを示します。[ - ]は推薦できない箇所
倍率がロックされたCPUではL3のカット、クローズともに倍率には反映されない


私自身はブリッジの加工をめったにしないため、こちらには実際の加工方法に関する情報がほとんどありません、やむおえず加工をしなければならない場合には、事前に他のサイトなどで実際の加工手順をよく調べる必要があります。またブリッジ加工に成功していたとしても、その設定内容によっては動作できないこともありますから、各ブリッジの役割をきちんと理解しておくことが必須となります。




作成 2003/05/20


ブリッジの加工についての表を修正 2004/02/02
ブリッジのIDとその番号について 2004/02/16