Barton 起動倍率
CPUの動作クロックは、どのようにして設定されているのか。またその設定を変えるにはどうすればいいのか。
このページはBartonコアのAthlonがベースとなっていますが、基本的にThoroughbredと共通です
Athlon [Paromino]、Duron [Morgan]、及びそれ以前に発売されたプロセッサには適用できません。
倍率がロックされたアスロンに対してこのページの倍率変更方法は効果がありません、その対策は倍率変更のページを参考にしてください。
Athlon XP2500+ [ AXDA 2500 DKV4D ]
バートンの開発コードで知られるアスロンは、512KのL2 Cacheを備えたためサラブレッドと比較して横長のダイになっています。このためパッケージの見た目も少々変わりました。しかし0.13μmの製造プロセスや、表面のブリッジに変更はないようです。
プロセッサの動作クロックは FSB×CPU内部動作倍率 ですから、FSBか倍率を変えることで動作クロックを変えることができます。
アスロンの起動倍率はL3ブリッジで決められていますから、倍率を変える場合には、このブリッジを理解することが必須となります。
L3ブリッジは、パッケージ表面の集積抵抗で一方がGND(0V)に接続され、もう一方は内部プルアップ回路につながっていると推定しています。ここで、このブリッジがオープンかクローズかの状態を、コア内部の回路が起動倍率IDとして参照することにより倍率が認識されるようです。
Barton , Thoroughbredの倍率設定回路(推定)
L3ブリッジはL1を通って、さらにパッケージ裏側のBP_FIDピンに内部接続されています。 マザーボードの倍率変更機能は、このBP_FIDピンを電気的に操作し、L3の設定が変わったかのようにみせかけることで実現しています。L1はすべてクローズの状態で出荷されていますから、基本的にそのままで倍率変更機能を使うことができます。
この図で右側に記入してある倍率を使えば、ブリッジの状態から直接倍率を求めることもできます。L3ブリッジがオープンの時にこの倍率が有効と考えると、動作倍率=有効倍率の合計+3となります。(ただしL3のID,4,3,2ともにクローズされている場合は、有効倍率の合計+11)、しかしこの方法では19X以上の不規則に割り当てられた倍率を求めることはできません。
倍率変更回路 [5bit]
倍率が設定できないマザーを使っている場合でも、次のような回路を付加することで倍率が変えられるはずです。 マザー側に倍率変更機能がある場合には、通常この改造をする必要はありません。しかし13X以上の倍率がマザー側で設定できない、などの理由でこの回路を付加した場合には、マザー側の倍率設定を必ず自動認識に設定します。
[ 設定方法 ]
- 倍率設定表に従って以下のように設定します。
- C = SWを上(Loレベル)
- := SWを下(Hiレベル)
- 倍率の自動認識、またはマザーの倍率変更機能を使う場合は、この2つのSWともOFFにして、この回路を切り離した状態にしてください。
DIPスイッチ2個と抵抗をユニバーサル基板などに半田付けして、マザーのソケット裏からBP_FID[4:0] 、V_CORE、GNDを配線します。 このときにBP_FID bのDIP-SWは天地を逆に取りつけることで、通常は2つのSWとも倍率設定表に従って同一の方向にセットすれば済むことになります。 設定の容易さを考えると、1回路3接点センターオフのスイッチを使うと便利です、まあこのへんは適当に...。
[Paromino]:パロミノ用の回路では、GND側はプルダウン抵抗を使わず直接接続します、サラブレッド以降ではブリッジの構成が変化したため、クローズされたブリッジの状態により近づけることと、操作ミス時の安全性を考え、プルダウン抵抗を追加しました。
回路を共用したい場合には、パロミノを使う時にはプルダウン抵抗を1Kから0オームに切り換えられるように工夫します。
倍率設定表 5bit(FSB:167)
倍率 | Clock (FSB167) | BP-FID[4:0] | Model# |
5.0x | 833 | CC:CC | M_100* |
5.5x | 917 | CC:C: | - |
6.0x | 1000 | CC::C | M_133* |
6.5x | 1083 | CC::: | - |
7.0x | 1167 | C:CCC | - |
7.5x | 1250 | C:CC: | - |
8.0x | 1333 | C:C:C | - |
8.5x | 1417 | C:C:: | - |
9.0x | 1500 | C::CC | - |
9.5x | 1583 | C::C: | - |
10.0x | 1667 | C:::C | - |
10.5x | 1750 | C:::: | - |
11.0x | 1833 | CCCCC | 2500+ |
11.5x | 1917 | CCCC: | 2600+ |
12.0x | 2000 | CCC:C | - |
12.5x | 2083 | CCC:: | 2800+ |
倍率 | Clock (FSB167) | BP-FID[4:0] | Model# |
13.0x | 2167 | :C:CC | 3000+ |
13.5x | 2250 | :C:C: | - |
14.0x | 2333 | :C::C | - |
21.0x | - | :C::: | - |
15.0x | 2500 | ::CCC | - |
22.0x | - | ::CC: | - |
16.0x | 2667 | ::C:C | - |
16.5x | 2750 | ::C:: | - |
17.0x | 2833 | :::CC | - |
18.0x | 3000 | :::C: | - |
23.0x | - | ::::C | - |
24.0x | - | ::::: | - |
n/a | x | :CCCC | - |
19.0x | - | :CCC: | - |
n/a | x | :CC:C | - |
20.0x | - | :CC:: | - |
CはSWを上(Loレベル)、:はSWを下(Hiレベル)
M_100*:モバイル版で定格FSBが100の製品の起動倍率 [Thoroughbred]
M_133*:モバイル版で定格FSBが133の製品の起動倍率 [Thoroughbred]及び[Barton]
n/a:この設定での動作は不可
[Paromino]、[T-bird]:以前は19X以上の倍率は未定義としていました。しかしサラブレッド(2100+,CPUID=681)によるテストでは19x〜24xまでフルに動作が確認できたため、これらの倍率(黄色文字の部分)を追加しています、動作クロックを書いていないのは、非現実的な数値になるためです。
ブリッジ設定と重複するスイッチの設定について
『オープンのブリッジに接続されたBP_FIDピンをV_COREにプルアップするとか、クローズされたブリッジに接続されたBP_FIDピンをGNDにプルダウンする、という「電気的に重複した設定」は意味がないのではないか?』という質問をいただきました。確かにその通りです、実際には意味がありません。
たとえば1700+などの11XのCPUに限って考えると、すべてのブリッジがクローズ、つまりプルダウンされているわけですから、図の BP_FID aは本来操作する必要などなく、常時すべてOFFのまま(回路自体が不要)でも良いわけです。
つまり、どの起動倍率のCPUを使った場合でも、BP_FID aはオープンされたブリッジに接続されている箇所のみONとして、それ以外をOFFとしておけば、倍率設定をBP_FID bのスイッチだけで設定することができ、この方法のほうが、より忠実なブリッジの乗っ取り方になります。
抵抗値について
GNDに接続する抵抗は、CPUパッケージ上の抵抗と同じ1Kオームにしています。この場合ブリッジクローズとスイッチによる接続とが重複した部分は、合成抵抗値は500オームになりますが、この程度なら問題にはならないと考えています。
V_COREに接続する抵抗は、200オームを推奨しています。これはテストで決めた値で、100〜400オーム程度なら問題ないようです。より低い抵抗値の0〜100オームでも動作するようですが、安全上あまりお勧めできません。
ピン配置:Socket A(マザー裏側から見た図)
緑○がID pin
赤○がVcc_CORE
青○がGND
ピン配置はすべてのCPUで共通ですが↓
[Paromino]以降:FIDはL3ブリッジをもとに自動生成されますから、改造時は無視してかまいません。
[T-bird]:FIDはブリッジによって固定されています、またBP_FID[4]pinは、おそらく無効。
BP_FIDpinは名称、機能ともにデータシートには記載されていない非公式なものです。
定格倍率13X以上のCPU対策
定格倍率が13X以上のCPUを使った場合に、倍率変更がサポートされているマザーでも、全く倍率が変更できなくなった。または12.5X以下の倍率に設定ができない場合があります。
これは、マザーの倍率変更回路が4bitのため、BP_FID 4( = AJ27pin)をコントロールできないことが原因と考えています。
この場合、先に紹介した倍率変更回路[5bit]を製作すれば解決できるはずです.....もう少し簡単な対策としてはL3-FID 4ブリッジをクローズするだけで、5x〜12.5Xの範囲に限った倍率変更が可能になります。
しかしブリッジによる設定は難しい面もありますから、マザー側で左の図のようにL3-FID 4ブリッジに内部接続されているBP_FID 4( = AJ27pin) にジャンパーやスイッチなどを取り付けると、L3ブリッジの加工なしにこの設定を変えることができるはずです。ただしL1はすべてクローズになっていることが条件です。
[ 13x〜 ] ジャンパ−:
定格倍率が12.5x以下のCPUを13X以上で動作させるためには、これを接続すると13X以上の倍率として認識可能になるはずです。 しかし、この状態はブリッジL3-FID[4]をオープンにした場合と等価であり、L3ブリッジ設定の表で左から右に(11.5xのCPUなら19.0Xのように)認識が変わるだけです。ここで、残り4bit(BP_FID[3:0])をマザーの倍率変更機能によって変えられれば便利なのですが、たぶん難しく(DIPなどで設定できるマザーの場合は試す価値はあるが...)、任意の倍率をセットするためには、マザーボードの倍率設定を自動認識にし、より単純な倍率変更回路の例の下駄などを併用する必要があります。
[ 5x〜12.5x ] ジャンパ−:
13x以上のCPUでは、これを接続することでブリッジL3-FID[4]をクローズにした場合と等価になり、12.5X以下の倍率として認識されますから、5x〜12.5Xの範囲で倍率設定が可能になります。
基本的これらの改造はマザーを選ばないはずですが、マザー側の倍率設定回路と干渉しないように十分に注意してください。 12xから13xへの変更など、12.5倍を挟んで倍率変更が可能なマザーでは『定格倍率13X以上のCPU対策』をする必要はありません。。
[ 重要!]
最近では13X以上のCPUを使った場合でも、ちゃんと倍率が変更できるマザーも増えてきているようです、この場合は倍率変更回路が5bitになっているはずですから、改造の必要はありません。
[ 12.5倍を挟んでフルに倍率変更が可能なマザー例 ]
Abit NF7 NF7-S
EPoX EP-8K9AI(KT400)??
EPoX EP-8RDA+(nForce2、Rev 1.0、BIOS 2C03以降)
reference
- AMD http://www.amd.com/
- AMD Athlon XP Processor Model 10 Data Sheet 26237.pdf
作成:2003/05/20
更新:2003/08/02
更新:2003/09/23