hyo 2001/12/30 23:28:35

パターンカット無しの倍率設定の改造がうまくいきましたので
ご報告します。
環境は、ＣＰＵ：Ａｔｈｌｏｎ４、ＭＢ：　Ｃｈａｎｔｅｃｈ　７ＳＩＤ０です。
下駄なしで使用できるようになりました。
管理人さん有意義な情報に感謝です。

ita 2001/12/31 06:12:13

Chaintech 7SID OC改造
SiS 735のマイクロATXですね、改造成功おめでとう。
Athlon4とマイクロATXなら静かで強力なPCができそうです。
3xとか、4xの倍率は、以前のathlonでは使っていなかったピンを使っています、
動作可能かどうか、お手数ですが試していただけますか。

もしV_COREも手動設定の改造をされるようでしたら、パターンカットの位置は注意が必要です。
マザーのレギュレーターICの入力ピンはVCCにプルアップされていますから、この抵抗を活かしたまま
カットできる位置を探さないといけないからです、Athlon4の場合はそのままか、ちょっと上げるような使い方なら、改造しなくてもブリッジクローズだけで十分かもしれませんが。

ｈｙｏ 2001/12/31 23:46:49

丁寧なレスありがとうございます。

さてご依頼の件ですが３倍、４倍設定による起動はできま
せんでした。（５倍から１２，５倍までは正常に起動します）
具体的には、ＦＩＤ［４］を、プルアップするとＣＰＵが起動し
なくなります。この時のＢＰ＿ＦＩＤ［４］には、約１．５Ｖです。
他のＢＰ＿ＦＩＤの場合は約０．３Ｖとなっています。

ここから推測できるのは、ＡＪ２７ピンはハイインピーダンス
状態となっておりＢＰ＿ＦＩＤ［４］はＡＪ２７ピンに接続されて
いない、または、ピンそのものが間違っているかの何れかと思います。
ご意見をお聞かせ下さい。
もちろん、私の結線ミスといいう可能性も捨てきれません。
誰か追試して頂けると助かるのですが．．．

ita 2002/01/01 03:59:01

５倍から１２，５倍までは正常に起動
新年おめでとう、ｈｙｏさん確認ありがとうございました。
3x、4x、倍率がうまくいかなくて、残念です。

幸い手許に年末にお借りできたAthlon4がありますので、L10,L4,L3の各ブリッジとBP_FID[4:0]の各ピンの接続を確認してみましたが、ブリッジの等価配線図に矛盾点はありませんでした。
ＡＪ２７ピンは1kの抵抗を通してGNDに接続されていることも確認しました。

>ＦＩＤ［４］を、プルアップするとＣＰＵが起動しなくなります。ＢＰ＿ＦＩＤ［４］には、約１．５Ｖです。他のＢＰ＿ＦＩＤの場合は約０．３Ｖとなっています。

BP_FID[4:0]ピンがCPU側の1Kでプルダウン、OC設定SWの50オームでVcc_COREに接続した場合、
Vcc_COREを1.55Vとすると、ピン電圧は1.55X0.95=1.47vとなります。(ただしコア側への電流を無視した場合）
したがって、ハイインピーダンスでなくてもBP_FID[4:0]ピンをコア電圧に近い値にすることができます。

一方その逆の場合のピン電圧はGNDにダイレクトに接続するわけですから0Vです、が0.3Vとなっているので、こちら側にも電流制限抵抗をいれたのでしょう、もちろん問題ありません。

配線に間違いが無い場合でも動作しないことは十分に考えられます、推測ですが、もともとそんな倍率の製品は存在しませんから, CPUかマザー側でエラーとして起動を中止しても不思議ではありませんから。

ヒートシンクの都合などで、すぐにはテストできませんが、後日テストしてみる予定です。

ｈｙｏ 2002/01/01 07:33:07

勘違いでした。他のＢＰ＿ＦＩＤの端子電圧は、
約１．２５Ｖでした。自分の馬鹿さ加減にあきれました。
ここから端子の抵抗値を求めると約４２０オームとなります。
BP_FID[4］は、１Kオームとのことですから、やはり、
このピンには倍率設定の機能はないようですね。

ｈｙｏ 2002/01/01 07:55:33

前の発言は取り消しです。
０．３ｖというのは、ＯＣ設定ＳＷでプルアップした時の
端子にかかる電圧です。
再度計測したところ、やはり他のＢＰ＿ＦＩＤの端子電圧は、
約０．３ｖでした。
他のＢＰ＿ＦＩＤの抵抗値は約７．２オームとなり、
BP_FID[4］とは異なるようです。
お騒がせしました。

ita 2002/01/01 23:14:54

>０．３ｖというのは、ＯＣ設定ＳＷでプルアップした時の端子にかかる電圧です。

確認ですが、BP_FIDpinを50オームでV_COREに接続した時にそのpin電圧は0.3Vということですね。
また、私のサイトにあるSWの配線図どおりに作ったとしてDIP-a,bのSWとも下にした状態の時にaのDIP-SWの上側のピンをGNDとしてCPUのピン電圧を計っているわけですね。
上のとおりで、0.3VというのをHレベルとして認識できているのなら、いろいろな可能性を考えなければいけないもので。

ところでBP_FID[4］については、機能するかどうかは不明なので、CPUを壊さないうちに
この件は保留としておきましょう、実用上は今の所BP_FID[4］を使わなくても問題ないでしょうから。

hyo 2002/01/01 23:50:54

挨拶が遅れました。
ｉｔａさん、あけましておめでとうございます。

>確認ですが、BP_FIDpinを50オームでV_COREに接続した時にそのpin電圧は0.3Vということですね。
そうです。
０．３Ｖは、５０オームの抵抗で約１．２５ｖ、ＶｃｃからＧＮＤで約１．５５ｖから求めました。
ちなみに、ＢＰ＿ＦＩＤ［４］の場合は、抵抗で０．０７５ｖ、
ＢＰ＿ＦＩＤ［４］端子で１．４７５ｖです。
これからＢＰ＿ＦＩＤ［４］の抵抗を求めると約９８３オームとなり、
ｉｔａさんのおっしゃる１ｋと合致していると思います。

>0.3VというのをHレベルとして認識できている
確かに変ですね。おかげで前レスのような無様をさらしてしまいました。
推測ですが、ＢＰ＿ＦＩＤは、電流の有無で論理を判定しているのではないでしょうか。

使っているテスタがアナログのですので、精度はこの程度でおゆるしを。
ハイインピーダンスと勘違いしたのも針が殆ど振れなかったものですから。
本来なら精度の高いレンジで再計測すべきなのでうがものぐさなもので（＾＾；

>ところでBP_FID[4］については、機能するかどうかは不明なので、CPUを壊さないうちに
私もそう思います。現にＳＷはＯＦＦ，ＯＦＦで使用しています。

ita 2002/01/02 00:35:46

テストありがとうございました。
5〜12.5XはOK
3x、4xは不明としてWorkShopに追記させていただきます。
いずれ追試はできると思いますので、その時にはまたこの問題を探ってみるつもりです。

ita 2002/01/04 03:17:12

MSI K7TPro2Aでのテスト
BP_FIDpinの電圧が気になって、追試テストを急いでみました。
Mobile Athlon4 をMSI K7TPro2A に載せDIP-SWを使ってのテストです。
V_CORE=1.5V、電流制限抵抗を適当に変えてのテストです。

まずは、改造しない状態
------------------------------------------------------------
V_COREに1kΩで接続されているブリッジ　　BP_FIDpin 0.03v (level H)
Vssに1kΩで接続されているブリッジ　　　　BP_FIDpin 0.01v (level L)
------------------------------------------------------------
これは全く予想していませんでした、そういえば動作時のBP_FIDpinの電圧は
改造前にチェックしていなかったのです。入力ピンにそんなに電流を吸い込む
はずがないという思い込みからでした、そちらの結果とほぼ一致します。

DIP-SWを使ってのテストでは
------------------------------------------------------------
level LになっているピンをDIPでlevel Hにするのは200Ωでも問題なし

(level L)　BP_FIDpin 0.01vのピンに、抵抗で電圧（V_CORE）を加える
200Ω　BP_FIDpin 0.10v

------------------------------------------------------------
しかしlevel HになっているピンをDIPでlevel Lにするのは50Ωでも辛い。

(level H)　BP_FIDpin 0.03v のピンに、抵抗で電圧（VSS,0v）を加える
50Ω　BP_FIDpin 0.23v
------------------------------------------------------------

結果的にGND側の抵抗を省いていたので、幸い現在の回路で問題ないようです。
電流制限抵抗はL1クローズの抵抗を考え低めに設定していましたが、テストした範囲では
200Ωくらいでも問題ないようです。
何度も確認をしていただいて申し訳ありません、こちらのミスでした。
L1クローズ（Athlon4には関係ありません）の失敗をよく聞くのはこんなところに理由があったようです。
どうしてこんなに低いインピーダンスでプルダウンさせているのか不思議です。

倍率変更はDIPで、5〜11.5xまで（12x以上は耐性の都合で無理）問題なくできました。
BP_FID[4］は機能しませんでした、ブリッジには確かにつながっているのですがBIOSの
サポートが必要なのか、それとも私の勘違いか....。

hyo 2002/01/04 23:51:48

早急な追試ありがとうございます。
これで安心して使用できます。

論理の通知に必要とされる電流量ではないですね。
消費される電力は何に使われているのでしょうか。
不思議としか言いようがありませんね。

ita 2002/01/06 03:09:32

BP_FID[4]の件を書き忘れました
このピンのインピーダンスがBP_FID[3:0]と確かにちがっていることも確認しました。hyoさんの言われるとおりです、BP_FID[4]の機能はいまのところ問題ありです。

>論理の通知に必要とされる電流量ではないですね。
いいですねーこの明快な表現、同感です、ん！、私より電気ずっと詳しいのでは？
不思議といえば、Vssに1kΩで接続されているブリッジのBP_FIDpin電圧が0にならず、10mVになるのも変です、このあたりに何かあるんでしょう。

ところで、この前の書き込みで200ΩでV_COREに接続してテストしていましたが、これでも問題ないようなのです、すると、たとえV_CORE=1.85でも10mA程度ですから、V_CORE側のスイッチ省略してもかまわないかなという気もします。さらにピン電圧を見るかぎり400Ωでも可能に思えます。

今後ともフォローよろしくお願いいたします、特に今回は、私の方のチェックが不十分でお手数をかけました、どうもありがとう、現在Workshopをこの問題に沿って書き換えています。

ita 2002/01/06 03:20:56

数値が間違っていました、訂正します
以下の部分の一番下
------------------------------------------------------------
しかしlevel HになっているピンをDIPでlevel Lにするのは50Ωでも辛い。
(level H)　BP_FIDpin 0.03v のピンに、抵抗で電圧（VSS,0v）を加える
50Ω　BP_FIDpin 0.023v（0.23vは誤り）
------------------------------------------------------------

ita 2002/01/19 00:56:21

旧コアDuronの場合のBP_FIDpin電圧を簡単に調べました。
Duron Spitfire をMSI K7TPro2A に載せ 自作DIP-SWを使ってのテストです。
V_CORE=1.75V、電流制限抵抗400Ω。
まずは、改造しない状態で
------------------------------------------------------------
　　BP_FIDpin 0.3〜0.5v　（あまり精度は期待できません）。
------------------------------------------------------------

次にDIP-SWを使ってのテスト
[ 論理Hにする ]------------------------------------------------
BP_FIDpinピンをDIPでV＿COREに接続。
400Ω　BP_FIDpin 約1.5v
------------------------------------------------------------

Athlon4の場合と違いドライブは楽なようで、わずかな電流しかコア側には流れていないようです。
Duronで動作したマザーのオーバークロック回路がAthlon4ではうまくいかない場合もあるということか。